Twin BiCS FLASH这个名称中，Twin并不只是“叠了更多层”的另一种说法。KIOXIA在2019年12月12日的研发新闻中，介绍的是三维半圆分栅闪存单元：将原有圆形控制栅对称划分为两个半圆，同时采用特别设计的半圆浮栅单元。[1] 理解这份历史材料，需要把控制栅的几何变化与储存层的类型放在各自的位置。

新闻先交代研发背景。当时三维闪存提高位密度的一条路径是增加单元堆叠层数，随着层数增长，原文提到轮廓控制、尺寸均匀性和生产率之间的取舍越来越难处理。[1] 这些是提出新单元构想的背景，并不是本文为制造过程安排工艺。半圆设计在这份介绍中，是从单元几何本身寻找另一条变化路径。

随后才是对圆形控制栅的解释。原厂将它与平面栅比较，认为曲率效应影响载流子经隧穿介质进入，以及电子向阻挡介质一侧泄漏的关系。[1] 两个描述分别指进入与离开的路径，不能统一概括为“电荷更多”而省去方向和介质。本文保留定性关系，不引用程序窗口、写擦斜率或其他数值比较。

分栅设计把圆形控制栅对称分成两个半圆。[1] 这是控制栅形状的描述；与此同时，新闻又说明采用导电储存层，并联系高介电常数的阻挡介质。于是，半圆这个几何名词与Floating Gate，即FG浮栅名称，分别回答了控制栅如何划分、采用什么储存层结构。它们出现在同一个单元方案中，却不应在摘要里互相替代。

原文的对照对象是较大的圆形Charge Trap单元，简称CT。[1] 这项比较限定于新闻所述研发方案，不能扩展成所有三维NAND已经从CT改用FG。若技术摘要只留下“新闪存采用半圆”，便没有交代它同时讨论了储存层和介质；反过来，只写“改用浮栅”，也会漏掉对称分栅这一几何构想。

研究阶段的措辞同样重要。新闻称这项技术已于2019年12月11日在旧金山IEDM会议公开，新闻日期是次日；它把超越每单元四位的方向称为有前景的候选，并在结尾明确还将继续开发、寻找实际应用。[1] 本文没有依据图中的模拟分布宣布五位产品已经销售，也不把当年的研发期待转写为2026年的量产消息。

对存储芯片资料读者，这份新闻提供的具体认识是：层数不是唯一被讨论的结构维度，单元的控制栅几何、储存层与介质也可以共同构成研究问题。采用范围限于新闻连续文字，没有视觉读取其三幅图、复现实验或采用制造、刻蚀及写擦操作。它是一项历史研发结构的说明，不是寿命、数据保持或在售器件性能保证。

资料：[1] https://apac.kioxia.com/en-apac/about/news/2019/20191212-1.html

信息来源

本文基于上述公开资料整理，未使用来源页面的图片、视频或嵌入媒体。